Cmos MEMS

CMOS MEMS
El término "CMOS MEMS" más a menudo se describen los procesos de que crean microestructuras directamente del metal / dieléctrica de interconexión de pila en el CMOS de fundición. La metalización y capas dieléctricas, normalmente utilizados para eléctrica  de interconexión, que ahora tienen una doble función como capas estructurales.
Por ejemplo, la n suspendida y de la figura 3 se considera (d)  CMOS MEMS, ya que su suspensión viga es  de las OCM de interconexión de pila.  Hay una motivación importante para la fabricación de MEMS a cabo de la CMOS. Aprovechando CMOS de fundición de MEMS es rápido, fiables, repetibles y económico. Electrónica puede ser coloca directamente al lado de microestructuras, que permite vestidos los sistemas en chip. En CMOS MEMS, los conductores múltiples se puede colocar dentro de las microestructuras, que permite a la colocación de varios sensores capacitivos aislados eléctricamente
y actuadores electrostáticos. La puerta de polisilicio puede ser incrustados en las microestructuras como resistencias del calentador, piezoresistors, o termopares.

El CMOS-MEMS por primera vez los procesos de producción de
laterales microestructural apilando la fuga / contacto fuente
corte y el metal a través de recortes en la CMOS y la eliminación de la
capas de metalización por encima de los cortes [13]. El sustrato es
expuestos en las regiones de corte. Una de silicio isotrópica húmeda o seca
socava etch y comunicados de las microestructuras. Lagunas
entre las microestructuras se limitan a varias micras
a causa de artefactos en los pozos de grabado grabado de metal
por encima de los contactos de la CMOS. Estas microestructuras son comúnmente
utilizados para hacer térmicamente aislada y vertical accionado
estructuras integradas con la electrónica.
Una modificación de las OCM del original proceso de MEMS es
se muestra en la Figura 10 [14]. El puesto de primer micro CMOS
paso es un CHF3: O2 RIE (b). La parte superior-la mayoría de los metales
actúa como una máscara de capa altamente selectiva que define el
microestructuras. La RIE graba cualquier dieléctrico (overglass es decir,,,
óxido de intermetal / nitruro y óxido de campo) que no es
cubierta de metal. Silicon DRIE continuación, define el espacio
de la microestructura del sustrato (C). El paso final
es un grabado de silicio isotrópica de la liberación de estructural. El grabado es
por lo general programada para socavar las estructuras de alrededor de 20 micras de ancho.
Las estructuras más grandes deben tener orificios de etch para la liberación adecuada.
Este flujo de proceso CMOS no viola las normas de diseño y
es fácil de aplicarse después de sub avanzados CMOS de 0.5 micras,
que ha de tungsteno a través de los enchufes y Chem-mecánica planarized
(CMP) de interconexión. Sub-lagunas micras se pueden hacer
entre las estructuras, permitiendo que los sensores capacitivos y electrostáticas
actuadores con alta sensibilidad.

 

Alberto J. Quiroz M

C.I: v-17.527.276

Department of Electrical and Computer Engineering, and The Robotics Institute

Carnegie Mellon University, Pittsburgh, PA 15213-3890, USA, fedder@ece.cmu.edu

---